


(54) COOLER FOR ELECTRONIC APPARATUS

(11) 4-32300 (A) (43) 4.2.1992 (1) 8  
(21) Appl. No. 2-139265 (22) 29.5.1990  
(71) FUJI ELECTRIC CO LTD (72) TAKESHI SAIGO  
(51) Int. Cl. H05K7/20, H05K5/06

**PURPOSE:** To see that the electronic components for control are not affected by the heat of the electronic components for main circuit by storing an electronic component for control low in heat radiation in one room, and providing a fan for inside air agitation in the other room, which stores electronic components for main circuit generating a large amount of heat, and attaching a cooling body such as a heat radiating fin, etc., to the outside of the part, to which to attach electronic components, of a case.

**CONSTITUTION:** A partition plate 12 is made by fixing a heat insulating material to one side of a steel plate with a heat-resistant adhesive, etc. A fan 15 for stirring the inside air is provided in the other room 14, and the temperature of the inside air in the room 14, whose top extends in hook shape to increase the heat radiating surface area so as to increase the cooling effect of the electronic component 3 for a main circuit, is uniformed by the stirring action of the fan 15. A cooling body 4, such as a heat radiating fin, etc., which are united with the electronic component 3, is attached to the outside of the part, to which to attach the electronic components for main circuit, of the case 11. The other room 13 is made in such proper size that it can radiate and cool only the heat generated in the electronic component 2 for control.



(54) PHASE SHIFTER

(11) 4-32301 (A) (43) 4.2.1992 (19) JP


(21) Appl. No. 2-138732 (22) 29.5.1990

(71) MITSUBISHI ELECTRIC CORP (72) YOSHITADA IYAMA(5)

(51) Int. Cl<sup>s</sup>. H01P1/18

**PURPOSE:** To obtain a phase shifter with a low loss by providing switches (two switches, when one switch is opened, the other is closed interlockingly) to positions of a 1st transmission line and a 2nd transmission line respectively so that the impedance when viewing the line from an input terminal and an output terminal is high impedance with the switch opened with respect to the line.

**CONSTITUTION:** When a switch 21 connected to a 1st transmission line 19 is opened and a switch 22 connected to a 2nd transmission line 20 is closed, an impedance when viewing the line from an input terminal and an output terminal is high impedance, that is, equivalent to the line opening state. Since the effect of the switch 21 connected to the 1st transmission line 19 is neglected, a radio wave propagates the 1st transmission line 19. When the connecting state of the switches 21, 22 is switched, the radio wave propagates the 2nd transmission line 20. The phase of the radio wave is changed without inserting directly to the transmission lines 19, 20 by switching the connecting state of the switches 21, 22 in this way. Thus, the phase shifter with a low loss is realized.



?1: 1st switch ?2: 2nd switch

(54) GAS FILLED HIGH FREQUENCY PHASE SHIFTER

(11) 4-32302 (A) (43) 4.2.1992 (19) JP


(21) Appl. No. 2-138924 (22) 29.5.1990

(71) JAPAN ATOM ENERGY RES INST(1) (72) SHINICHI MORIYAMA(3)

(51) Int. Cl<sup>5</sup>: H01P1/18

**PURPOSE:** To prevent a trouble of gas leakage in an excellent way without need of a large enclosed case or a long bellows by applying gas sealing to a slide coaxial part being a component of high frequency phase shifter with an O ring.

**CONSTITUTION:** An O ring 3 sealing between an outer conductor 103B of a coaxial tube 101 and an outer conductor 103A is arranged to a circumferential groove formed to a flange 1 fitted to a tip of the outer conductor 103A of the coaxial tube 100 located at the outside in a couple of the coaxial tubes 100, 101 being components of a slide coaxial part 105. Then the O ring 3 is used to seal both the outer conductors 103A and 103B. Thus, both the coaxial tubes 100, 101 are sealed in an excellent way without increasing the entire size of a high frequency phase shifter 160 to prevent the leakage of an insulation gas sealed in the inside.



⑩ 日本国特許庁 (JP) ⑪ 特許出願公開  
⑫ 公開特許公報 (A) 平4-32301

⑬ Int. Cl.<sup>o</sup>  
H 01 P 1/18

識別記号 庁内整理番号  
7741-5J

⑭ 公開 平成4年(1992)2月4日

審査請求 未請求 請求項の数 1 (全9頁)

⑮ 発明の名称 移相器

⑯ 特 願 平2-138732  
⑰ 出 願 平2(1990)5月29日

⑱ 発明者 伊山 純忠 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内  
⑲ 発明者 飯田 明夫 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内  
⑳ 発明者 浦崎 優治 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内  
㉑ 発明者 伊東 健治 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内  
㉒ 出願人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号  
㉓ 代理人 弁理士 大岩 増雄 外2名

最終頁に続く

明細書

1. 発明の名称

移相器

2. 特許請求の範囲

通路長の異なる2つの伝送線路をスイッチにより切り替る通路長切替形の移相器において、入力端子と、出力端子と、所定の通路長差を有し、それぞれ一端が上記入力端子に接続され、他端が上記出力端子に接続された第1の伝送線路および第2の伝送線路と、遮断と導通が切り替わり、導通状態のとき上記入力端子および上記出力端子から見て高インピーダンスに見える上記第1の伝送線路の位置および上記第2の伝送線路の位置にそれぞれ接続されたスイッチとを備えたことを特徴とする移相器。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、通路長の異なる2つの伝送線路をスイッチにより切替える通路長切替形の移相器に係わり、特に移相器における損失特性の改善に関するものである。

するものである。

(従来の技術)

電波の伝搬経路を切り換えてこの電波の位相を変える通路長切替形移相器には種々のものがあるが、ここではシリコン、GaAsなどの半導体基板に構成した電界効果トランジスタ(以下、FETと称す)をスイッチとして用い、同一の半導体基板に構成したマイクロストリップ線路の経路を切替えてマイクロ波の位相を変える半導体移相器を例にとって説明する。

第11図は、例えば、G. P. shade, "Monolithic X-Band Phase Shifter" GaAs IC Symposium 1981 pp. 37に示された従来の半導体移相器の原理を説明するための模式図である。図において、(1)は入力線路、(2)は出力線路、(3)は電気長 $\theta_1$ の第1の分歧線路、(4)は電気長 $\theta_2$ の第2の分歧線路、(5)は第1の單極双投スイッチ(以下、SPDTスイッチと称す)、(6)は第2のSPDTスイッチである。第11図では、(1)、(2)は第2のSPDTスイッチ(5)、(3)は第1の分歧線路

(3)側に切り換えられた状態であるので、入力線路(1)より入射した電波は  $\theta_1$  の位相遅れを受けて第1の分岐線路(3)を通過して出力線路(2)にあらわれるのである。ここで、第1、第2のS P D Tスイッチ(5)、(6)を第2の分岐線路(4)側に切り換えると、電波は  $\theta_2$  の位相遅れを受けて第2の分岐線路(4)を通過して出力線路(2)にあらわれることになる。従つて、第1、第2のS P D Tスイッチ(5)、(6)を切り換えることにより、第1、第2の分岐線路(3)、(4)の電気長の差  $\Delta\theta$  ( $\Delta\theta = \theta_2 - \theta_1$ )だけ電波の位相が変化することになり移相器が構成される。

第12図は、上記半導体移相器の構成を示す斜視図である。図において、(1)～(6)は第11図に示したものと同様のものであり、(7)は半導体基板、(8)(9)は第1のS P D Tスイッチ(5)を構成する第1、第2のF E Tであり、(10)は第2のS P D Tスイッチ(6)を構成する第3、第4のF E Tである。また、(11)～(14)はそれぞれ第1、第2、第3、第4のF E T(8)(9)のドレイン電極、ゲート電極、ソース電極である。ゲート電極にはバイアス抵抗

を介して、バイアス端子(15)よりバイアス電圧が印加される。なお、第1、第2、第3、第4のF E T(8)(9)の動作のために、通常はドレイン電極(11)、ソース電極(14)を直流通して用いるが、第12図ではそのための回路は省略している。今、ドレイン電極(11)、ソース電極(14)を直流通して同電位としたとすれば0Vにしたとすると、ゲート電極(12)に印加する電圧を0Vとビンチオフ電圧に切り換えることにより、カウタのドレイン電極(11)とソース電極(14)間は電波が通過・遮断となる單極单投スイッチの動作をする。従つて、第1、第2のF E T(8)(9)、および、第3、第4のF E T(10)のそれぞれ2個のF E Tをドレイン電極を共通にして配置し、かつ、上記2個のF E Tのゲートバイアス電圧を一方は0V、他方はビンチオフ電圧とし、同時に上記のバイアス電圧を切り換えることにより2個の单極单投スイッチからなるS P D Tスイッチを構成している。このS P D Tスイッチを用いて第1の分岐線路(3)と第2の分岐線路(4)の2つの異なる伝搬経路を切替えることによ

り第11図についての説明と同様にして移相器として動作させることができる。

上記のような従来の移相器は、第1、第2の分岐線路(3)、(4)の長さの差で移相量が決まるため、これら線路の寸法を正確に工作することにより精度の良い移相量特性が得られる。

#### 〔発明が解決しようとする課題〕

しかし、上記のような従来の移相器は、伝搬経路の切り替えには伝送線路の入力端と出力端との2箇所にスイッチが必要であり、かつ、F E Tなどのスイッチング素子が電波の伝搬経路に挿入される構成であることから、スイッチによる挿入損失が大きいという問題点があつた。

この発明は、上記のような問題点を解決するためになされたもので、低損失な移相器を得ることを目的とする。

#### 〔課題を解決するための手段〕

通路長の異なる2つの伝送線路をスイッチにより切替える通路長切形の移相器において、入力端子と、出力端子と、所定の通路長差を有し、そ

れぞれ一端が上記入力端子に接続され、他端が上記出力端子に接続された第1の伝送線路および第2の伝送線路と、遮断と導通が切り替わり、導通状態のとき上記入力端子および上記出力端子から見て高インピーダンスに見える上記第1の伝送線路の位置および上記第2の伝送線路の位置にそれぞれ接続されたスイッチとを備えたものである。

#### 〔作用〕

上記のように構成された移相器においては、遮断と導通が切り替わるスイッチが、導通状態のとき入力端子および出力端子から見て高インピーダンスに見える第1の伝送線路の位置および第2の低送線路の位置にそれぞれ設けられているので、例えば、第1の伝送線路に接続されたスイッチを遮断とし、第2の伝送線路に接続されたスイッチを導通とすると、入力端子および出力端子から第2の伝送線路のスイッチ側をみたインピーダンスは高インピーダンス、すなわち開放状態となり、また、第1の低送線路のスイッチの影響は無視できるので、電波は第1の伝送線路を通過する。な

お、スイッチの遮断と導通を切りると電波は第1の伝送線路を通過する。このように、スイッチの遮断と導通を切り替ると電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替える、電波の位相を変化させる。

〔実施例〕

第1図はこの発明の移相器の一実施例を説明するための模式図である。ここでは、所定の周波数で概略180度の電気長の差を有する通路長の異なる2つの伝送線路をスイッチにより切り替る通路長切替形の180度移相器を例としてこの発明の技術的思想を説明する。図において、Ⓐは移相器の入力端子、Ⓑは移相器の出力端子、ⒶⒷは一端が入力端子Ⓐに接続され、他端が出力端子Ⓑに接続された上記所定の周波数で概略180度の電気長を有する第1の伝送線路Ⓐと上記所定の周波数で概略360度の電気長を有する第2の伝送線路。Ⓑは第1の伝送線路Ⓐの入力端子Ⓐから上記所定の周波数で概略90度の電気長の位置と接地との間に設けられた第1のスイッチ。Ⓑは第2の伝送線

路Ⓑの入力端子Ⓑから上記所定の周波数で概略90度の電気長の位置と接地との間に設けられた第2のスイッチである。なお、ここで、第1のスイッチⒶおよび第2のスイッチⒷは遮断と導通が切り替わるものである。

次に動作を説明する。

第2図、第3図は第1図に示したこの発明の移相器の一実施例の動作説明図である。第2図(a)は第1のスイッチⒶを遮断、第2のスイッチⒷを導通とした場合を示し、第2図(b)はこのときの動作を示す等価回路である。この場合には、第1のスイッチⒶの影響は無視でき、第2のスイッチⒷは短絡と考えることができるので、第2図(b)のように表すことができ、入力端子Ⓐおよび出力端子Ⓑから第2のスイッチⒷ側をみたインピーダンスは高インピーダンス、すなわち開放状態となるので、電波は180度の位相遅れを受けて第1の伝送線路Ⓐを通過する。また、第3図(a)は第1のスイッチⒶを導通、第2のスイッチⒷを遮断とした場合を示し、第3図(b)はこのときの動作を示す等価回路

である。この場合には、第1のスイッチⒶは短絡と考えることができ、第2のスイッチⒷの影響は無視できるので、第3図(b)のように表すことができ、入力端子Ⓐおよび出力端子Ⓑから第1のスイッチⒶ側をみたインピーダンスは高インピーダンス、すなわち開放状態となるので、電波は360度の位相遅れを受けて第2の伝送線路Ⓑを通過する。従つて、第1のスイッチⒶと第2のスイッチⒷとを遮断・導通と切り替ることにより、電波の伝搬位相は180度変化し、180度移相器が構成できる。

第4図は第1図に示したこの発明の移相器の一実施例の具体的構成を示す斜視図であり、この実施例では半導体素子と線路とが同一の半導体基板を用いて構成されたモノリシック構造の場合について一例を示している。図において、Ⓐは第1のスイッチⒶを形成するアエタ、Ⓑは第2のスイッチⒷを形成するアエタ、ⒶⒷはそれぞれアエタⒶⒷのドレイン電極、ゲート電極、および、ソース電極、Ⓐはパイアホール、Ⓑはパイアス抵抗、ⒶⒷはパイアス端子、ⒶⒷはキヤバシタである。とこ

で、アエタⒶのドレイン電極Ⓐは第1の伝送線路Ⓐに接続されており、ソース電極ⒷはパイアホールⒷを介して接地され、かつ、ゲート電極Ⓑはパイアス抵抗Ⓑを介して、パイアス端子Ⓑに接続されている。なお、パイアス抵抗Ⓑとパイアス端子Ⓑとの間には、一端をパイアホールⒷを介して接地したキヤバシタⒷが接続されており、パイアス端子Ⓑへの電波の漏洩を防止している。同様にして、アエタⒷのドレイン電極Ⓑは第2の伝送線路Ⓑに接続されており、ソース電極ⒷはパイアホールⒷを介して接地され、かつ、ゲート電極Ⓑはパイアス抵抗Ⓑを介して、パイアス端子Ⓑに接続されている。なお、パイアス抵抗Ⓑとパイアス端子Ⓑとの間には、一端をパイアホールⒷを介して接地したキヤバシタⒷが接続されており、パイアス端子Ⓑへの電波の漏洩を防止している。

上記実施例の動作については上記第1図に示したこの発明の移相器の一実施例について行つた動作説明と同様であり、アエタⒶおよびアエタⒷのゲートパイアスを0Vとビンチオフ電圧とに切り

ることにより第1のスイッチ $\alpha$ と第2のスイッチ $\beta$ とを遮断・導通と切り替ることができ、電波の通路を第1の伝送線路 $\alpha$ と第2の伝送線路 $\beta$ とに切り替えて伝搬位相を180度変化させることができ、180度移相器が構成できる。

以上に説明したように、この発明の移相器では、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替ることができ、低損失な移相器が得られるという効果がある。ここで、上記実施例で示した180度移相器は從来通路長切替形以外の方式の移相器で低損失なものが得難いものであり、この発明の180度移相器の利用価値は高いと考えられる。また、この実施例では半導体素子と線路とが同一の半導体基板を用いて構成されたモノリシック構造であり、小形の半導体移相器が得られ、かつ、用いる半導体素子の数を削減できる効果がある。

なお、上記の説明では、半導体素子と線路とが同一基板に構成されるモノリシック構造の移相器の例について説明したが、この発明はこれに限ら

いて、線路にDCカットが不要となり、低損失化がはかる効果がある。

また、第5図はこの発明の移相器の他の実施例を示す斜視図であり、この実施例はスイッチの遮断状態を良好にするための構成を附加したものである。図において、 $\alpha$ は共振用のインダクタであり、インダクタ $\alpha$ をそれぞれFET $\alpha$ とFET $\beta$ のソース電極とドレイン電極との間にそれぞれのFET $\alpha$ とFET $\beta$ に並列接続した回路構成である。インダクタ $\alpha$ をFET $\alpha$ とFET $\beta$ に並列に接続することにより、FETのもつ容量を打ち消してスイッチの遮断状態を良好にする効果がある。

さらに、第7図はこの発明の移相器のまた他の実施例を説明するための模式図である。この実施例は導通状態とされた第1のスイッチ $\alpha$ あるいは第2のスイッチ $\beta$ による反射を打ち消すための構成を附加したものである。 $\alpha$ は第1のスイッチ $\alpha$ あるいは第2のスイッチ $\beta$ から既に90度の奇数倍の電気長離れた位置の入力線路 $\alpha$ に接続した反射補償用素子である。ここで、反射補償用素子 $\alpha$

す、第5図に示す他の実施例のように、半導体素子としてPINダイオード $\alpha$ 等のダイオードを用い、基板として誘電体基板 $\alpha$ を用いたディスクリートなハイブリッド構造のマイクロ波ICとしてもよい。第5図において、 $\alpha$ は先端開放の1/4波長線路で形成されている高インピーダンス線路および低インピーダンス線路であり、高インピーダンス線路 $\alpha$ と低インピーダンス線路 $\beta$ はPINダイオード $\alpha$ にバイアスを印加するための回路である。ここで、上記バイアスを印加するための回路ではPINダイオード $\alpha$ の接続点で等価的に接地と見えるもので、PINダイオード $\alpha$ が接続されていないものは浮かせたグランドとなつてある。従つて、バイアス端子 $\alpha$ からPINダイオード $\alpha$ にバイアスを印加し、このバイアスを変化させることで遮断・導通と切り替ることができ、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替ることができ、低損失な移相器が得られるという効果がある。さらに、この実施例においては、ダイオードへのバイアス印加にお

としては、例えば、先端を開放あるいは短絡した線路でなる分布定数回路や、MIMキャバシタ等でなる集中定数回路が用いられる。このような構成にすることにより、1つの反射補償用素子 $\alpha$ を装荷するだけで第1のスイッチ $\alpha$ および第2のスイッチ $\beta$ のいずれにも有効に整合が取れ、反射特性の良好な移相器が得られる効果がある。

第6図および第7図の実施例の動作は上記第4図に示した実施例の動作と同様であり、低損失な移相器が得られるという効果がある。

なお、以上の説明では、所定の周波数で概略180度の電気長の差を有する通路長の異なる2つの伝送線路をスイッチにより切り替る通路長切替形の180度移相器を例として説明したが、この発明はこれに限らず、電気長の差をその他の値に設定した移相器にも適用できる。

次に、実施例について説明する。

第8図は上記電気長の差を任意の値 $\Delta\theta$ に設定した移相器の一実施例を説明するための模式図である。図において、(22a)(22b)は第2の伝送線

路の入力端子 $a$ および出力端子 $b$ から所定の周波数で概略 $\pm 0$ 度の電気長の位置と接地との間に設けられた第2のスイッチ $c$ および第3のスイッチ $d$ である。なお、ここで、第1のスイッチ $a$ 、第2のスイッチ $(22a)$ 、第3のスイッチ $(22b)$ は遮断と導通が切り替わるものである。ここで、第2の伝送線路 $e$ における第2のスイッチ $(22a)$ と第3のスイッチ $(22b)$ の接続点の間が所定の電気長の差 $\Delta\theta$ に設定されている。なお、所定の周波数で概略 $\pm 0$ 度の電気長の位置は $\pm 0$ 度の奇数倍の電気長の位置であつてもよい。

第9図、第10図は第8図に示したこの発明の移相器の一実施例の動作説明図である。第9図(a)は第1のスイッチ $a$ を遮断、第2のスイッチ $(22a)$ 、第3のスイッチ $(22b)$ を導通とした場合を示し、第9図(b)はこのときの動作を示す等価回路である。この場合には、第1のスイッチ $a$ の影響は無視でき、第2のスイッチ $(22a)$ 、第3のスイッチ $(22b)$ は短絡と考えることができますので、第9図(b)のように表すことができ、入力端子 $a$ および出力端子

$b$ から第2のスイッチ $(22a)$ 、第3のスイッチ $(22b)$ 側をみたインピーダンスは高インピーダンス、すなわち開放状態となるので、電波は $180$ 度の位相遅れを受けて第1の伝送線路 $e$ を通過する。また、第10図(a)は第1のスイッチ $a$ を導通、第2のスイッチ $(22a)$ 、第3のスイッチ $(22b)$ を遮断とした場合を示し、第10図(b)はこのときの動作を示す等価回路である。この場合には、第1のスイッチ $a$ は短絡と考えることができますので、第10図(b)のように入力端子 $a$ および出力端子 $b$ から第1のスイッチ $a$ 側をみたインピーダンスは高インピーダンス、すなわち開放状態となるので、電波は $(180 + \theta)$ 度の位相遅れを受けて第2の伝送線路 $e$ を通過する。従つて、第1のスイッチ $a$ と第2のスイッチ $(22a)$ および第3のスイッチ $(22b)$ とを遮断・導通と切り替ることにより、電波の伝搬位相は $\theta$ 度変化し、任意の値の $\theta$ 度移相器が構成できる。

なお、上記実施例の具体的構成は第4図～第7図に示した実施例と同様にできるため、ここでは構成図を省略する。

また、上記実施例においても前記の他の実施例と同様の効果を有することは言うまでもなく、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替ることができ、低損失な移相器が得られるという効果がある。

#### 〔発明の効果〕

以上説明したように、この発明によれば、遮断と導通が切り替わるスイッチを導通状態のとき入力端子 $a$ および出力端子 $b$ から見て開放状態に見える第1の伝送線路の位置および第2の伝送線路の位置にそれぞれ設けたので、電波が通過する伝送線路にスイッチを挿入せずに2つの伝送線路を切り替ることができ、低損失な移相器が得られるという効果がある。

#### 4 図面の簡単な説明

第1図はこの発明の移相器の一実施例を説明するための模式図、第2図、第3図は第1図に示し

たこの発明の移相器の実施例の動作説明図、第4図は第1図に示したこの発明の移相器の実施例の構成を示す斜視図、第5図はこの発明の移相器の他の実施例の構成を示す斜視図、第6図はこの発明の移相器のまた他の実施例の構成を示す斜視図、第7図はこの発明の移相器のさらに他の実施例を説明するための模式図、第8図はこの発明の移相器のさらにまた他の実施例を説明するための模式図、第9図、第10図は第8図に示したこの発明の移相器の実施例の動作説明図、第11図は従来の移相器を説明するための模式図、第12図は従来の移相器の動作説明図である。


図において、(1)は入力線路、(2)は出力線路、(3)は第1の分岐線路、(4)は第2の分岐線路、(5)は第1のSPDTスイッチ、(6)は第2のSPDTスイッチ、(7)は半導体基板、(8)(9)は第1、第2のFET、(10)は第3、第4のFET、(11)はドレイン電極、グート電極、ソース電極、(12)はバイアス抵抗、(13)はバイアス端子、(14)は入力端子、(15)は出力端子、(16)は第1の伝送線路、(17)は第2の伝送線路、(18)は

第1のスイッチ、図(22a)は第2のスイッチ。  
 (22b)は第3のスイッチ。図22はアース。図22a  
 はドレイン電極、ゲート電極、ソース電極、図22  
 はパイプホール、図22はバイアス抵抗、図22はバイアス  
 端子、図22はキャバシタ、図22はPINダイオード、  
 図22は誘電体基板、図22は高インピーダンス線路、図22  
 は低インピーダンス線路、図22はインダクタ、図22  
 は反射補償用素子である。

なお、各図中同一符号は同一または相当部分を  
 示す。


代理人 大岩増雄

第1図




- 1: 入力線路
- 2: 出力線路
- 17: 入力端子
- 18: 出力端子
- 19: 第1の伝送線路
- 20: 第2の伝送線路
- 21: 第1のスイッチ
- 22: 第2のスイッチ

第2図




第2図

(b)




第3図




第3図

(b)




第 4 図




- 1 : 入力線路  
2 : 出力線路  
19 : 第1の伝送線路  
20 : 第2の伝送線路  
23 : FET  
24 : FET  
25 : ドレイン電極  
26 : ゲート電極  
27 : ソース電極  
28 : バイアホール  
29 : バイアス抵抗  
30 : バイアス端子  
31 : キャバシタ

第 5 図




- 32 : PINダイオード  
33 : 鋼電体基板  
34 : 高インピーダンス線路  
35 : 低インピーダンス線路

第 6 図




36 : インダクタ

第 7 図






37 : 反射補償用素子

第 8 図




22a : 第2のスイッチ  
22b : 第3のスイッチ

第 9 図


第 10 図  
(a)第 10 図  
(b)

第 11 図



- 1: 入力線路
- 2: 出力線路
- 3: 第1の分歧線路
- 4: 第2の分歧線路
- 5: 第1のSPDTスイッチ
- 6: 第2のSPDTスイッチ

第12図



- 1 : 入力線路  
 2 : 出力線路  
 3 : 第1の分歧線路  
 4 : 第2の分歧線路  
 5 : 第1のSPDTスイッチ  
 6 : 第2のSPDTスイッチ  
 7 : 半導体基板  
 8 : 第1のFET  
 9 : 第2のFET  
 10 : 第3のFET  
 11 : 第4のFET  
 12 : ドレイン電極  
 13 : ゲート電極  
 14 : ソース電極  
 15 : バイアス抵抗  
 16 : バイアス端子

## 第1頁の続き

②発明者 末松 慶治 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内  
 ②発明者 重松 智徳 神奈川県鎌倉市大船5丁目1番1号 三菱電機株式会社電子システム研究所内